PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43)Date of publication of application: 31.07.1997 09-200454


(22)Date of filing: (21)Application number: 08-021789 (51)Int.CI 12.01.1996 H04N 1/19 (71)Applicant: RICOH CO LTD (72)Inventor: KAGAMI YOSHINOBU

(54) IMAGE READER

which can easily obtain an optimum timing signal for PROBLEM TO BE SOLVED: To provide the image reader

mage signal processing.

optimum timing detecting circuit 16 are arranged to Further, a waveform signal monitor circuit 15 and an delay elements or provided with plural output terminals SOLUTION: A phase shifting circuit 22 is arranged for a timing signals and vary and set it. automatically detect the optimum timing of various various clocks need not be reviewed at each time. time, the timing generating circuit which generates specifications or if a custom IC has a difference in delay Consequently, even if a product is partially changed in which have different previously set delay quantities. circuit 22 is composed of a delay circuit which has plural iming generating circuit 20. Further, the phase shifting



LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

of rejection] [Number of appeal against examiner's decision

decision of rejection Date of requesting appeal against examiner's

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19) 日本国特許庁 (J?)

m公開特許公報 (A)

(11)特許出願公開番号

特開平9-200454

(43) 公開日 平成9年(1197) 7月31日

H 0 4 N	(51) Int. Cl.
1/19	
	裁別記号
	庁内整理番号
H 0 4 N	F H
1/04	
103	
	技術表示簡用

群極超火

未請求 請求項の数4


FD

	(11) 出贸日	(21) 出願番号	
	平成8年(1996)1月17日	特朗平8-21789	
(71) 発明者		(71) 出額人	
加賀美 宜伸 東京都大田区中馬込!丁目3番6号 社リコー内	株式会社リコー 東京都大田区中馬込!丁目3番6号	(71)出版人 000000747	ĺ
株式会			

(54) 【発明の名称】画像読取装置

て最適なタイミング信号を容易に得ることができる画像 虎取装置を提供する。 【牌題】 画像読取装置において、画像信号処理に対し

いる。このため、製品の一部仕様変更、あるいはカスタ び最適タイミング検出回路16を配設することにより、 め設定された遅延量の異なる複数の出力端が設けられて の遅延霖子を有する遅延回路から構成され、あるいは予 各種タイミング信号の最適タイミングを自動的に検出 する必要がない。さらに、波形信号モニタ回路15およ 各種クロックを生成するタイミング発生回路の見直しを A I Cのディレイタイムの差が生じた場合でもその都度 22が配設されている。また、位相可変回路22は複数 【解決手段】 タイミング発生回路20に位相可変回路 可変、設定を行うことができる。



【特許請求の範囲】

【請求項1】 光学像に応じて光電変換を行う複数の光

の制御信号を発生するタイミング生成手段とを有する回 前記タイミング生成手段で生成され、出力される前記制 像読取装置において、該装置は、 該画像信号処理手段における各処理動作を行わせるため 画像領域を抜き取り、合成する画像信号処理手段と、 **核複数の光電変換衆子で得られた画像信号のうち所定の**

御信号の位相を可変させる位相可変手段を有することを 特徴とする画像読取装置。 請求項2】 前記位相可変手段は、複数の遅延素子を

有する遅延回路から構成されていることを特徴とする欝

とする劇求項1または2記載の画像読取装置。 延量の異なる複数の出力端が配設されていることを特徴 **校頃 1 記載の画像説取数面。** 、鯖求項3】 前記位相可変手段は、予め設定された選

か1項に記載の画像読取装置。 段とを有することを特徴とする請求項1から3のいずれ 抜波形信号モニタ手段でモニタリングされたデジタル値 号としてモニタリングする波形信号モニタ手段と、 抜き取る最適なタイミングを検出するタイミング検出手 像データから前記画像信号処理手段で所定の画像領域を データのうち所定の領域のデジタル画像データを波形層 数アナログ・デジタル変換手段で得られたデジタル画像 ジタルに変換させるアナログ・デジタル変換手段と、 前記画像信号処理手段で得られたアナログ画像信号をテ 《調水項4】 前記画像筋取後間はさらた、

【発明の詳細な説明】

[0001]

に複写機、ビデオカメラ等における画像読取装置に関す 発明の属する技術分野】本発明は、画像競取装置、特

[0002]

器、例えば複写機の原稿読取部やビデオカメラの読取部 て出されていた。 る、いわゆるパージョンアップされたものが策製品とし 回路は新製品以前のものを利用し、処理速度だけを上げ 品が出される場合、読取索子と読取索子に伴う信号処理 を有する画像説取装置は、複写機やビデオカメラの新製 【従来の技術】従来、CCD等の読取素子を有する機

示されている。 の信号処理回路の各ブロックにおける画像信号の波形が 60の信号処理回路の一例が示され、また図7には図6 取装置あるいはビデオカメラ等に使用されているCCD 【0003】図6には、従来のデジタル複写機の原稿誌

る。特に高速で動作させるCCDは、出力の効率を向上 奇数番目および偶数番目の画素の出力信号を意味してい 像間号である。OddおよびEvenia、CCD60の 【0004】図7(a)は、CCD60で読み取った画

> すぎず、かつ平坦で出力が安定している期間は、さらに は、リセット期間、フィールドスルー規間、および画像 enとは互いに反位相ずれており、それぞれの一画祭内 させるために2相駆動方式になっている。OddとEv その約半分程度である。 **めに画像出力疑問は、1画紫内の約半分を占めたいるに** 出力期間からなっており、図7 (a) に示されているよ

ドする。この例では、サンブルクロックの立下りと同期 **力期間の内、上記安定期間の画像信号をサンプルホール** してホールドするものとする(図7(b))。 【0005】サンブルホールド回路61は、この画像出

A/Dクロックの立上りであるとする(図7(d))。 換する回路で、A/D変換のタイミングは、この例では るように般計され、LSI化されたものである。 集合体であり、各信号処理に最適なタイミングが得られ 出力する。タイミング発生回路65は、ロジック回路の クロック、合成クロック、およびA/Dクロックのタイ にするものである。A/D変換回路64は、増幅回路6 ミング信号を生成し、各信号処理回路600の各回路に 3 で増幅されたアナログの画像信号をデジタル信号に変 dが、LowたEvenが有効となる(図7(c))。 を合成する。この時、合成クロックは、HighでOd 【0008】タイミング発生回路65は、上記サンプル 【0007】増幅回路63は、画像信号を所定のレベル ト回路で、画素の出力管号であるOddおよびEven 【0006】チャンネル合成回路62は、いわゆるゲー

の制御管理ができないことから、設計段階で毎回見直し 合、タイミング発生回路65については、カスタムIC を行わなければならなかった。 **における各ゲートのディレイタイムや負荷側の浮遊容量** 【0009】しかし、製品がパージョンアップされる場

なものにするための設計を新たに行わなければならなか ばよいというものではなく、各タイミングの位相を適切 た場合、発振器をその周波数に適合するものに交換すれ った(新規設計)。 【0010】例えば、クロック周波数が2倍に配定され

要なタイミングを生成しており、ディレイタイムの最大 もあり、カスタムIC内では数十のゲートを使用して必 カスタムICのディレイタイムや浮遊容量が異なる場合 値と最小値の差は大きなものとなる(機械差)。 【0011】また、同一製品においても、製品一台毎に

があり(経時変化)、また処理速度を連くさせる高画質 モードを有する機械の場合にも、同一機械内で異なる周 温度の変化等によりディレイタイムが異なってへる場合 波数に動作させるためディレイタイムが異なる (モード 【0012】さらに、同一機械においても、機械の周囲

[0013]

を解消し、画像信号の信号処理に対し最適なタイミング 【発明が解決しようとする興題】本発明は、従来の欠点

5

時間平9-200454

9

[0014]

【釋題を解決するための手段】本発明の画像観取接置は、光学像に応じて光電変換を行う複数の光電変換案子と、複数の光電変換案子で得られた画像信号のうち所定の画像領域を抜き取り、合成する画像信号処理手段と、画像信号処理手段における各処理動作を行わせるための動知信号を発生するタイミング生成手段とを有し、タイミング生成手段で生成され、出力される制御信号の位相 10を可変させる位相可変手段を有する。

【0015】本発明の画像統取数置はまた、位相可変手段が複数の遅延素子を有する遅返回路から構成されている。

【0016】本発明の画像赫取装置はまた、位相可変手段に予め股定された遅延量の異なる複数の出力端や配設されて延延量の異なる複数の出力端や配設されている。

(0017)本発明の画像説取抜度はさらに、画像信号処理手段で得られたアナログ画像信号をデジタルで変換させるアナログ・デジタル変換手段と、アナログ・デジタル変換手段と、アナログ・デジタル変換手段で得られたデジタル画像データのうち所定の領域のデジタル画像データを洗形信号としてモニタリングする法形信号モニタ手段と、法形信号モニタ手段でモニタントングされたデジタル画像データから画像信号処理手段で所定の画像領域を抜き取る最適なタイミングを換出するタイミング検出手段とを含む。

【免明の実施の形態】図1には、本免明による画像統駅 数置の一実施形態が示されている。本実施房の画像統駅 数置は、主に光電変換手段としてのCCD10、サンプルホールド回路11、チャンネル合成回路12、増幅回路13、アナログ・デジタル変換手段としてのA/D 変 接回路14、波形信号モニタ手段としての法形信号モニタ回路15、タイミング検出手段としての最適タイミング検出回路16、タイミング性成手段としての最適タイミング検出回路16、タイミング生成手段としての位相可変 グ発生回路20、および位相可変手段としての位相可変 の路22から構成されている。

【0019】CCD10は、固体機像素子であり、図示しないレンズ系を通して結像された被写界の光学像、あるいは原稿の反射光をその光の強度に応じた電圧値を持つアナログ間号に変換させる。

【0020】画線信号処理手段としての信号処理回路100は、サンプルホールド回路11、チャンネル合成回路12および増構回路13から構成されており、CCD10、位相可変回路22およびA/D変換回路14に接続されている。信号処理回路100は、位相可変回路22から供給される各種タイミング信号に応動してCCD10から入力される画像アナログ信号を処理し、A/D変換回路14に出力する。

【0021】サンプルホールド回路11は、位相可変回

8

路22から供給される顕監後のサンプルクロックに応動して図7(a)に示されている画像出力期間の内、安定期間の画像馆号をサンプルホールドする。チャンネル合成回路12は、いわゆるゲート回路で、位相可変回路22から供給される顕整後のチャンネル合成クロックに応動して画菜の出力信号であるOddおよびEvenを合成する。増極回路13は、画像信号を所定のレベルにするものである。なお、サンプルホールド回路11には、通常モードとスルーモードでは処理されずにそのまま出力される。

【0022】A/D変換回路14は、位相可変回路22から供給される調整後のA/Dクロックに応動して増属回路13で増属されたアナログの画像信号をデジタル信号で変換する。なお、A/D変換回路14は高速タイプのものを使用してもよい。

【0023】図2には、タイミング発生回路20および 位相可変回路22の拡大構成図が示されている。タイミング発生回路20は、位相可変回路22に接続され、サンプルクロック、合成クロック、およびA/Dクロックのタイミング信号を生成し、位相可変回路22に供給する。

【0024】位相可変回路22は、タイミング発生回路20、肩号処理回路100、A/D変換回路14および検出回路16に接続されている。位相可変回路22は、複数のゲート回路あるいはRCL回路からなり、検出回路16から入力れる各種クロックの逆延量データにだい、タイミング発生回路20から入力された各種タイミング信号であるクロックの位相調整を行い、調整後の各種クロックを信号処理回路100のサンブルホールド回路11とチャンネル合成回路12およびA/D変換回路11とデャンネル合成回路12およびA/D変換回路

【0025】波形信号モニタ回路15は、A/D変換回路14および最適タイミング検出回路16に接続されている。波形信号モニタ回路15は、メモリ等記憶接置から構成され、A/D変換回路14から入力される一回菜分のデジタル画像データを波形信号としてモニタリングして、最適タイミング検出回路16に出力する。

【0026】最適タイミング検出回路16は、波形信号モニタ回路15および位用可変回路22に接続され、波形信号モニタ回路15から入力された画像データの波形信号から各種クロックの運延量データを検出し、位相可変回路22に供給する。

【0027】ここで、本実施例の画像級取数層の動作を説明する。まず、信号処理回路100のサンプルホールド回路11およびチャンネル合成回路12ともに上記スルーモードを選択し、チャンネル合成回路12では0ddまたはEvenの一方を選択する。

【0028】A/D変換回路14では、A/Dクロックの周波数を通常の約10倍程度大きくして高速作動させる。すなわち、この場合増稿だけされたCCD10から

の出力がA/D変換され、図7 (a) に示されているような波形のデジタルデータが得られる。

【0029】このデジタルデータを波形信号モニタ回路 15に入力して、例えば一画菜分の画像データを波形信号としてモニタリングする。この画像データを波形信号を担適タイミング検出回路16が受け取り、一画菜の中でサンブルホールドの時間的な位置としてどの部分が通りかを検出する。

【0030】検出の方法は、画像データを検知しながら行い、例えば四7(a)に示されているような法形の画像出力期間の平坦部の中心を選択すればよい。勿論、データを補困することによって、A/D変換をした位置の中間も選択できる。

【0031】ここで検出されたサンプルクロックの最適タイミングを元のクロックに対する通延量として位相可タイミングを元のクロックに対する通延量として位相可変回路22に供給し、位相覷整したサンプルクロックが得られる。この動作をOddおよびEvenに対してそれぞ行う。

【0032】次に、合成クロックの最適タイミングも同様に検出される。この時、サンブルホールド回路11は通常モードで、サンブルクロックは位相顕整されたものである。また、チャンネル合成回路12はスルーモードで、A/D変換回路14は高速作動である。すると、サンブルホールドと増幅だけされた画像信号がA/D変換され、図7(b)に示されているような被形のデジタルデータが得られる。

【003】以降は上記動作と同様で、欲形信号モニタ回路15にこのデジタルデータを入力して0ddおよびEvenの一回索分の画像データをモニタリングできるようにして、この画像データを最適タイミング検出回路16が受けて、最適の遅延量を検出して位相可変回路22に供給する。

【0034】A/Dクロックについては、サンプルホールド回路11およびチャンネル合成回路12ともに適倍キードにする以外は上記製作と同様の製作が行われる。。

機器の周囲温度の変化等経時変化により位相補正が必要な場合でも対応することが可能となる。なお、この場合、周囲温度に対応した連延量を予め設定しておく必要

される。この回路によれば、モード切替えだけでなく、

(0035)図3には、本発明による画像観視数個の他の実施形態が示されている。図3に示されているように、複数のディレイタップ32を有するディレイライン30をサンプルクロック、合成クロック、およびA/Dクロックの各タイミング信号に複数個用意されており、各ディレイライン30のディレイタップ32を選択することができるものである。

【0036】より具体的には、10ns刻みで5タップと、2ns刻みで5タップあるディレイライン30と、5タップ(遅延なしを含めると6タップ)から1つを選択するジャンパスイッチ等を用意した場合、これらを組み合わせることによって、0~60nsを2ns刻みで遅延重を選択することが可能となる。

【0037】図4には、本発明による画像説取装置の他

の実施形質が示されている。この実施例では、:

特賦平9~200454

の実施形態が示されている。この実施例では、投数のAND回路、OR回路、およびNOT回路から構成されており、1つのタイミングに対して予め2つの異なる理に量の出力を用意し、必要に応じて一方の選近量を選択できるものである。

[0038] 複写機、特に高回質のカラー被写機では、より高回質にするためのモードが用意されている場合がある。このモードは、動作速度を遅くすることによって画像信号のS/N比を上げ、また現像条件を安定なもの10 にしている。この場合、画像信号の周波数も変更させなければならず、各信号処理のタイミングの位相も設定変更する必要が生じる。

【0039】図4の実施例の数間の動作を説明すると、 まず通常モードと特殊モードとでの各タイミングの位相 を図2あるいは図3の位相可変回路22で予め合わせて おく。これにより、漫延費の異なる2本の出力増かでき

【0040】次に、実際に機器を使用してい際のモード 切替えによる悪速量の選択は、モード信号(本実施例で10 は、Hig わか御寄モードで、Lowが特殊モードである。)を機器本体から入力されると、入力されたモード 信号と個々の選延量をもつタイミングとで輸出積をとり、その出力どうしの倫型和をとればモードに対応した 度延量をもったタイミングを得ることができる。【0041】図5には、本発明による回線研疫量の他の実施形態が示されている。図5に示されている。図5に示されている。図5に示されている回路は、2種類があいは2種類以上の複数の基延量が設定されている場合、その中から1つの選延量を選択する回路である。LSI50はセレクタであり、8入力から1つである。LSI50はセレクタであり、8入力から1つを選択して出力するICであり、との入力を有効にするかは、選択データ入力場子A、B、Cの状態により決定

[0042] なお、以上本発明の実施例においては、二相出力のCCDを使用したが、二相出力以外のCCDを使用できることは言うまでもなく、また比較的低速の統取接置を使用した場合には、サンブルホールドやチャンネル合成が不要な場合もある。

[0043]

【発明の効果】以上の説明より明かなように、本発明の 画像説明数層によれば、タイミング発生回路の各出力に 位相可変回路が配設され、サンプルクロック、合成クロ ック、およびA/Dクロックの各タイミング信号を可変 させることができるため、製品の一部仕様変更、あるい はカスタムICのディレイタイムの意が生じた場合で も、その都度各種クロックを生成するタイミング発生回

\$0 路の見直しをする必要がなくなる。

3 特関平9-200454

回路図である。

それぞれに対して、複数の回路が用意されているため、 より精密な遅延量選択が可能となる。 を有する選延回路から構成され、各種タイミング信号の 【0044】また、位相可変回路22は複数の遅延素子

に従って遅延量が選択される。 ら、モード切替え等の信号が入力された場合、その信号 た遅延量の異なる複数の出力端が用意されていることか 【0046】さらに、本発明の画像説取装置によれば、 【0045】また、位相可変回路22は、予め設定され

放装置に波形信号モニタ回路15および最適タイミング を行うことが可能である。 |検出回路16が配股されていることから、各種タイミン グ信号の最適タイミングを自動的に検出し、可変、設定 【図面の簡単な説明】

【図2】図1に示す装置のタイミング発生回路および位 【図1】本発明の画像説取装置の構成例を示す機能プロ

相可変回路の拡大構成図である。 【図3】本発明の画像説取装置の他の実施例を示す部分

5 14、64 A/D変換回路 15 波形信号モニタ回路 13、63 増幅回路 12、62 チャンネル合成回路 11、61 サンプルホールド回路 10, 60 CCD グ図である。 ク図である。 回路図である。 回路図である。 【符号の説明】 【図7】図6に示す数置の信号波形の例を示すタイミン 【図6】従来の画像説取装置の構成例を示す機能ブロッ 【図5】本発明の画像読取装置の他の実施例を示す部分 【図4】本発明の画像読取装置の他の実施例を示す部分

> タイミング 発生回路

> > 位相可愛回路

西野株のサンブルクロック 資際版の合成プロック


[図2]

[図4]

調整機のA/Dクロック

[図]

22 位相可変回路 20、65 タイミング発生回路 16 最適タイミング検出回路




20/


タイミング 発生回路

タイミング発生回路

) 8




(⊠3)



Ξ

特開平9-200454



特関平9-200454

3